[工學(공학) ][디지털 시스템 설계 및 實驗(실험)] Latch, Flip-Flop, Shift Register
페이지 정보
작성일 20-11-23 13:18
본문
Download : [공학][디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register.hwp
3. (Master&slave pulse-triggered) D flip-flop (with reset)
코딩
module dppr(D,C,R,Q,Q_);
input D,C,R;
output Q,Q_;
wire Q1,Q1_;
dl dl1 (AD,NC,Q1,Q1_);
dl dl2 (Q1,C,Q,Q_);
wire NR;
wire AD;
not (NR,R);
not (NC,C);
and (AD,D,NR);
endmodule
시뮬레이션
C가 상승엣지 일 때 D의 값이 Q로 출력이 된다 …(drop)
Download : [공학][디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register.hwp( 27 )
실험결과/기타
[工學(공학) ][디지털 시스템 설계 및 實驗(실험)] Latch, Flip-Flop, Shift Register
![[공학][디지털%20시스템%20설계%20및%20실험]%20Latch,%20Flip-Flop,%20Shift%20Register_hwp_01.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%5D%20Latch,%20Flip-Flop,%20Shift%20Register_hwp_01.gif)
![[공학][디지털%20시스템%20설계%20및%20실험]%20Latch,%20Flip-Flop,%20Shift%20Register_hwp_02.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%5D%20Latch,%20Flip-Flop,%20Shift%20Register_hwp_02.gif)
![[공학][디지털%20시스템%20설계%20및%20실험]%20Latch,%20Flip-Flop,%20Shift%20Register_hwp_03.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%5D%20Latch,%20Flip-Flop,%20Shift%20Register_hwp_03.gif)
설명
공학,디지털,시스템,설계,실험,Latch,Flip,Flop,Shift,Register,기타,실험결과
[공학][디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register , [공학][디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register기타실험결과 , 공학 디지털 시스템 설계 실험 Latch Flip Flop Shift Register
순서
다.
[工學(공학) ][디지털 시스템 설계 및 實驗(실험)] Latch, Flip-Flop, Shift Register
디지털 시스템 설계 및 실험 결과보고서
실험title
Latch, Flip-Flop, Shift Register
실험目標(목표)
1. SR NOR latch
2. Gated D latch(based on an SR NOR latch)
3. (Masterslave pulse-triggered) D flip-flop (with reset)
4. 4-bit shift register(using 4 D flip-flops)
실험결과
1. SR NOR latch
코딩
module (S,R,Q,Q_);
input S,R;
output Q,Q_;
nor (Q,R,Q_);
nor (Q_,S,Q);
endmodule
시뮬레이션
S가 1일 때 Q는1 R이 1일 때는 Q_는 0 S,R이 0일 때 불변 S,R이 1일 때는 定義(정의)되지 않아 시뮬레이션 하지 않았다.
2. Gated D latch(based on an SR NOR latch)
코딩
mo...
디지털 시스템 설계 및 실험 결과보고서
실험title
Latch, Flip-Flop, Shift Register
실험目標(목표)
1. SR NOR latch
2. Gated D latch(based on an SR NOR latch)
3. (Masterslave pulse-triggered) D flip-flop (with reset)
4. 4-bit shift register(using 4 D flip-flops)
실험결과
1. SR NOR latch
코딩
module (S,R,Q,Q_);
input S,R;
output Q,Q_;
nor (Q,R,Q_);
nor (Q_,S,Q);
endmodule
시뮬레이션
S가 1일 때 Q는1 R이 1일 때는 Q_는 0 S,R이 0일 때 불변 S,R이 1일 때는 定義(정의)되지 않아 시뮬레이션 하지 않았다.
2. Gated D latch(based on an SR NOR latch)
코딩
module dl(D,C,Q,Q_);
input D,C;
output Q,Q_;
wire S,R;
wire ND;
not (ND,D);
and (R,ND,C);
and (S,D,C);
SR SR1 (S,R,Q,Q_);
endmodule
시뮬레이션
C가 1일 될 때 D의 내용이 출력되며 C가 0일 때는 출력값이 변하지 않는다.
